Запропоновано метод систематичного генерування керуючих програм для VLSI матриць процесорів, що реалізують прикладний регулярний алгоритм, представлений замкнутими циклами. Доведено: кожен елемент матриці процесора має свій пристрій керування, яке здійснюється в автономному режимі на основі керуючої програми, одержаної від основної ЕОМ перед виконанням обчислень. У разі реалізації матриці процесора з ASIC та FPGA-схемами запропонований метод дозволяє одержати VHDL-опис пристроїв керування всіма елементами процесорів у поведінковому стилі. Запропонований метод проілюстровано на прикладі алгоритму усунення Гауса.

Розглянуто алгоритм визначення моментів початку виконання операцій для обчислювачів з асинхронним нелінійним конвеєром. Алгоритм складається з двох етапів. На першому етапі визначаються моменти початку використання кожного з блоків обчислювача, а на другому - їх корекція.

Отмечено, что в настоящее время многопроцессорные вычислительные системы с параллельным принципом выполнения вычислительных операций и переменностью (программируемостью) последовательности их выполнения широко используются в различных сферах человеческой деятельности. Успех их применения обусловлен возможностью одновременного выполнения большого количества вычислительных операций в реальном масштабе времени. Однако такие системы обладают недостатком: затраты времени на обмен информацией между их компонентами значительно превосходят временные затраты, необходимые на проведение непосредственно самих вычислений. В основном затраты времени на обмен могут занимать около 80 % от общего времени решения задачи.

Рассмотрены вопросы повышения производительности современных вычислительных систем решаемые различными способами, в частности путем создания многопроцессорных ЭВМ повышенного быстродействия. Однако в этом случае есть существенные ограничения в повышении вычислительной мощности за счет предельных физических параметров элементарной и конструкторской баз. Установлено, что повышению производительности многопроцессорных вычислительных систем сильно препятствует разрыв между скоростями обработки данных в микропроцессорах и быстродействием основной оперативной памяти.

^aОписується евристичний списковий алгоритм побудови розкладу роботи багатопроцесорного паралельного комплексу, який забезпечує виконання всіх робіт за мінімально можливий час при достатній кількості процесорів для максимального розпаралелювання без переназначень робіт. Доводиться коректність і часова складність алгоритму.

Розглянуто питання апаратної підтримки при роботі з розподіленими базами даних та знань на основі спеціального класу орієнтованих на знання архітектур, що реалізуються в інтелектуальних вирішуючих машинах, які характеризуються внутрішніми мовами високого рівня, можливістю ефективної роботи з графовими структурами та паралельною обробкою інформації.

Розглянуто питання розробки високопродуктивних паралельних програм для мультипроцесорних обчислювальних систем. Наведено вимоги архітектурної незалежності, абстрактності та багатоаспектності моделей паралельних обчислень і проаналізовано сучасні моделі паралелізму обчислень. Розроблено алгебродинамічний підхід до побудови моделей і методів високопродуктивної паралельної обробки. Описано застосування даного підходу до розробки практичних методів реалізації керування обчисленнями, обмінів даними та синхронізації паралельних процесів у програмному забезпеченні мультипроцесорних обчислювальних систем. Особливу увагу приділено організації ефективних паралельних програм для макроконвеєрної архітектури. Наведено опис інтерфейсу обміну передачами MPI (Message Passing Interface), що є фактичним стандартом для програмування мультипроцесорної обробки на комп'ютерних системах паралельної дії.

Одержано математичні моделі тривимірних матричних процесорів для двовимірних дискретних перетворень у довільних базисах. Число процесорних елементів не залежить від розміру задач.

Запропоновано метод організації універсальних ортогональних мультипроцесорних систем (ОМС), що не має обмежень на клас розв'язуваних задач та дозволяє будувати системи, відображені будь-якими структурними графами. Визначено, що ключовим елементом у системі міжпроцесорного обміну в універсальних ОМС виступає узгоджена пара (спеціально організована пара буферів пам'яті, що перемикаються), яка крім запам'ятовування інформації формує синхронізуючі сигнали для сполучених з нею процесорів.

Запропоновано методи кардинального спрощення процедури міжпроцесорного обміну та його синхронізації, які дозволяють мінімізувати витрати корисного комп'ютерного часу на їх реалізацію.

Сформульовано нові підходи до організації міжпроцесорного обміну в ортогональних багатопроцесорних системах.

Рассмотрены проблемы преобразования задач в форму, эффективную для реализации в многопроцессорной системе, а также принципы разбиения информационного графа на подграфы, каждый из которых структурно реализуется на аппаратуре многопроцессорной системы. Описана процедура векторизации информационных подграфов, позволяющая преобразовать граф в функционально-регулярную форму. Данная форма обеспечивает синтез параллельных программ, реализуемых на различных конфигурациях многопроцессорных систем. Изложены принципы формирования структуры данных.

Обсужден подход к построению алгоритмов оценки характеристик плавучего динамического объекта (ДО) в нейросетевом логическом базисе. Полученные данные используются в качестве входной информации в системе логических правил анализа и прогноза состояния ДО в экстремальной ситуации. Результаты исследования реализованы в интеллектуальной системе обеспечения безопасности мореплавания судов и плавучих технических средств освоения океана.

В данной работе рассмотрен новый подход к построению методов межпроцедурного анализа программ, основанный на понятии графа алгоритма. Разработанный подход позволяет определять точную информационную структуру для широкого класса программ. Показано применение данной теории в процессе оптимизации реального большого проекта под архитектуру векторного суперкомпьютера CRAY Y-MP C90.

Використання методів задачного підходу дозволяє більш точно оцінювати реальну продуктивність багатопроцесорних ЕОМ.

Рассматривается проблема планирования конвейера в общем случае. Она возникла в связи с задачей оптимизации кода по быстродействию для машин с произвольной конвейерной RISC-архитектурой. Алгоритм проводит на сформированном ассемблерном коде оптимизационное преобразование, связанное с эквивалентным с точки зрения результата изменением порядка операций. Мы рассматриваем планирование в пределах линейного блока.

Розглянуто один співпроцесор переробки матричної інформації, що працює в темпі базової ЕОМ.

Досліджено оптимізаційні задачі організації макроконвейєрних обчислень для спеціальних класів асинхронних конкуруючих процесів при обмеженій кількості каналів обміну.

Розглянуто метод організації багатопроцесорної системи, орієнтованої на макроконвейєрну обробку інформації, міжпроцесорний обмін у якій здійснюється асинхронно та без загальносистемного арбітражу. Максимальне спрощення програмно-апаратного механізму обміну веде до покращання всіх основних характеристик системи при одночасному зменшенні апаратних витрат.

Рассматривается операционная среда PARIX, разработанная фирмой Parsytec для производимых фирмой MIMD-компьютеров. Анализируются факторы, влияющие на эффективность прикладных программ в PARIX'е: архитектура и организация работы мультипроцессора, организация логических каналов связи между процессорами, обмены данными между процессорами, языки программирования. Приводятся результаты некоторых экспериментов по исследованию эффективности параллельных программ, проведенных на мультипроцессорной системе.