Розглянуто алгоритм визначення моментів початку виконання операцій для обчислювачів з асинхронним нелінійним конвеєром. Алгоритм складається з двох етапів. На першому етапі визначаються моменти початку використання кожного з блоків обчислювача, а на другому - їх корекція.

Рассматривается проблема планирования конвейера в общем случае. Она возникла в связи с задачей оптимизации кода по быстродействию для машин с произвольной конвейерной RISC-архитектурой. Алгоритм проводит на сформированном ассемблерном коде оптимизационное преобразование, связанное с эквивалентным с точки зрения результата изменением порядка операций. Мы рассматриваем планирование в пределах линейного блока.

Досліджено оптимізаційні задачі організації макроконвейєрних обчислень для спеціальних класів асинхронних конкуруючих процесів при обмеженій кількості каналів обміну.

Предложен метод анализа процессов в вычислительных системах, основанный на представлении алгоритмов, программ и процессов конвейерной обработки команд с помощью нечетких сетевых графов. Приведены примеры формирования сетевых представлений процессов конвейерной обработки, их нечетких структурных моделей, а также расчеты нечетких характеристик времени выполнения алгоритмов программ.

Розглянуто принцип роботи конвеєрного пристрою, який реалізує обробку масиву чисел. Досліджено особливості обчислювального процесу, проаналізовано часові параметри основних операційних вузлів пристрою.

Описано структуру макропроцесора, виконаного на базі ПЛІС-технології й орієнтованого на обчислення алгоритму ШПФ і швидкого скручування у форматі стандарту IEEE754. Розглянуто приклад реалізації алгоритму швидкого скручування з використанням макропроцесора запропонованої структури на фрагменті багатопроцесорної обчислювальної системи з структурно-процедурною організацією обчислень.

Запропоновано метод синхронізації циклічних процесів на командному рівні, що дозволяє зменшити складність комунікаційного середовища та обсяг пам'яті потокових обчислювальних систем за рахунок скорочення довжини команди.

Приведены основные принципы поточной обработки оптических сигналов с асинхронной координацией макроконвейерных функций.

Описаны методы оптимизации, позволяющие решить проблему рационального распределения ресурса ПЛИС для аппаратной реализации функционально законченных подграфов задач и подсистемы синхронизации и повысить эффективность вычислений при создании сбалансированных конвейерных структур.

На примере организации макроконвейера показана принципиальная возможность упразднения межпроцессорного обмена (МО). Для полного его исключения можно использовать специальным образом организованную двухпортовую память, так называемую память обмена. Функции обмена при этом может выполнять любая адресная арифметико-логическая операция из набора команд нераспараллеленной программы. Исключение обмена ведет к увеличению производительности макроконвейера, а интенсивность МО перестает играть роль критического фактора при распараллеливании программ.

Описана структура генератора адресных последовательностей (АП), которая позволяет считывать из ОЗУ непрерывные потоки данных для конвейерных устройств, реализующих БПФ. Предложен метод описания АП посредством аппарата матриц перестановок. Это позволяет не только отследить изменение порядка данных, возникающее в процессе реализации алгоритмов, но и формализовать создание АП, используемых при обменах данными между конвейерным устройством и ОЗУ.

Отмечено, что ускорение переработки информации в макроконвейерной ЭВМ зависит от числа процессоров в арифметическом блоке. Рассмотрена количественная оценка приближения к линейному ускорению.

Запропоновано метод відображення алгоритму, заданого умовним графом синхронних потоків даних, у конвеєрний обчислювальний пристрій, що описаний на мові VHDL. Наведено приклад синтезу пристрою для обчислення модуля комплексних чисел, який реалізовано в програмованій логічній інтегральній схемі з високою пропускною спроможністю та малими апаратними витратами.

Введены два понятия ускорения, что привело к более полному представлению о скоростных возможностях макроконвейерной ЭВМ.

Предложен подход к расчету показателей осуществимости решения задач набора, характеризующих функционирование вычислительных систем в среднем. В его основе лежат вероятностные процессы теории массового обслуживания. Полученные формулы обладают наглядностью и их можно использовать при ручном счете.

Розглянуто питання розробки нових та удосконалення існуючих алгоритмів обчислення швидких ортогональних перетворень з дійсними фазовими множниками та розробки на їх основі спеціалізованих конвеєрних процесорів для реалізації даних перетворень. Розроблено нові паралельні алгоритми прямого та оберненого швидкого косинусного перетворення, що дозволяють здійснювати паралельне обчислення даних перетворень без надлишкових затрат обладнання. Висвітлено методику проектування одно-, дво-, багатоканальних і паралельних конвеєрних процесорів швидкого косинусного перетворення з мінімальними затратами обладнання. Удосконалено існуючі алгоритми обчислення швидких перетворень Фур'є та Хартлі з дійсними фазовими множниками та на їх основі розроблено структури конвеєрних процесорів з метою реалізації даних перетворень. Доведено, що за наявності невеликих і середніх розмірів перетворень використання швидких ортогональних перетворень з дійсними фазовими множниками ефективно у порівнянні з перетвореннями за методом Кулі - Тьюкі. Розроблено структури конвеєрних процесорів для реалізації прямого та оберненого дискретних хвильових перетворень. Запропоновано структуру багатофункціонального конвеєрного процесора для спільного виконання дискретного хвильового перетворення та швидкого перетворення Хартлі з дійсними фазовими множниками, що дозволило значно скоротити затрати обладнання на реалізацію даних перетворень. На основі нового паралельного алгоритма швидкого косинусного перетворення розроблено VHDL-модель 8-канального конвеєрного процесора 8-точкового оберненого швидкого косинусного перетворення, реалізовану на основі ПЛІС фірми Xilinx.

Удосконалено функціональні можливості методів і засобів векторної обробки масивів даних у контексті порогової паралельної обробки інформації для нейрообчислення та нейроструктури. Досліджено та доведено доцільність використання нейронних технологій для реалізації адаптивного керування динамічними системами у порівнянні з традиційними методами. Проаналізовано апаратні засоби реалізації нейронних мереж та показано, що найефективнішим є ПЛІС. Досліджено особливості реалізації багатооперандної обробки у нейроструктурах на базі різницевих зрізів (РЗ), використання яких дозволяє розширити функціональні можливості та зменшити часові затрати під час нейрообробки. Вивчено способи порогового паралельного, паралельного алгебричного та порогового паралельного алгебричного підсумування векторних масивів даних. Розроблено математичні моделі, які дозволяють створити модель формального нейрона на базі РЗ, в якій реалізовано розпаралелювання процесу підсумовування та суміщення його з пороговою обробкою. Запропоновано структурну організацію конвеєрних процесорів для нейроподібної обробки векторних даних за РЗ, використаних на базі ПЛІС, що дозволяє одержати нейрочип з фрагментом шару нейромережі. З застосуванням модифікованого методу оцінено продуктивність нейрочипів на базі конвеєрних процесорів. На підставі результатів дослідження доведено ефективність використання цих процесорів у системах обробки реального часу для розв'язання задач ідентифікації динамічних систем і адаптивного керування ними, а також класифікації та розпізнаванння сигналів і зображень.

Розроблено багаторівневу модель виконання операції вертикального додавання, що підсумовує кількість одиниць паралельного коду з використанням способів перекладу чисел із однієї системи числення до іншої. Визначено операції ділення кількості та упорядкування одиниць, а також способи їх виконання на рівнях моделі. Запропоновано методи проектування пристроїв для упорядкування та ділення кількості одиниць, а також вертикального додавання. Дані методи дозволяють оцінювати відомі рішення та одержувати нові, що перевищують відомі за швидкодією та/або витратами обладнання. Результати роботи використано для розробки арифметичного блоку системи цифрової обробки сигналів.

Досліджено моделі задач упрядкування, заданих на перестановках, розвинуто методи їх розв'язання, близькі до оптимального. Задачі теорії розкладів у своїй більшості можуть бути зведені до задач, заданих на перестановках. Як правило, ці задачі є NP-повними. Тому для їх розв'язання запропоновано модифікацію генетичних алгоритмів, а для одержання більш точних розв'язків - метод, побудований як комбінація методу гілок і меж та генетичного алгоритму, що дозволяє одержувати розв'язки задачі з заданою точністю. Для підвищення швидкодії розробленого методу запропоновано його паралельну версію та реалізацію на кластерних комп'ютерних системах. На підставі одержаних результатів створено пакет прикладних програм побудови навчального розкладу.

Обоснована модель двухуровневого программирования формирования расписаний групповой обработки, а также метод формирования состава партий и порядка их обработки в многостадийных конвейерных системах.