Design and Analysis of Ternary D-Latch using CNTFETs

Banerjee, A.; Prasad, V.; Das, D.


	Наукова періодика України		Journal of Nano- and Electronic Physics

Banerjee A.
Design and Analysis of Ternary D-Latch using CNTFETs / A. Banerjee, V. Prasad, D. Das // Journal of nano- and electronic physics. - 2019. - Vol. 11, no. 4. - С. 04011-1-04011-5. - Режим доступу: http://nbuv.gov.ua/UJRN/jnef_2019_11_4_13

Повний текст PDF - 441.687 Kb

Зміст випуску Google Scholar

Цитування публікації

Цитованість авторів публікації:

Banerjee A.

Prasad V.

Das D.

Бібліографічний опис для цитування:

Banerjee A. Design and Analysis of Ternary D-Latch using CNTFETs / A. Banerjee, V. Prasad, D. Das // Journal of nano- and electronic physics. - 2019. - Vol. 11, no. 4. - С. 04011-1-04011-5. - Режим доступу: http://nbuv.gov.ua/UJRN/jnef_2019_11_4_13.

Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"

Відділ інформаційно-комунікаційних технологій

Пам`ятка користувача