| Наукова періодика України |
| Journal of Nano- and Electronic Physics |
Biswabandhu Jana A Comparative Performance Study of Hybrid SET-CMOS Based Logic Circuits for the Estimation of Robustness / Biswabandhu Jana, Anindya Jana, Jamuna Kanta Sing, Subir Kumar Sarkar // Журнал нано- та електронної фізики. - 2013. - Т. 5, № 3(2). - С. 03057-1-03057-6. - Режим доступу: http://nbuv.gov.ua/UJRN/jnef_2013_5_3%282%29__33 The urge of inventing a new low power consuming device for the post CMOS future technology has drawn the attention of the researchers on Single Electron Transistor [SET]. The two main virtues, ultra low power consumption and ultra small dimension of SET have stimulated the researchers to consider it as a possible alternative. In our past paper we have designed and simulated some basic gates. In this paper we have designed and simulated hybrid SET-CMOS based counter circuits, shift register to show that the hybrid SET-MOS based circuits consumes the lesser power than MOS based circuits. All the simulation were done and verified in Tanner environment using the MIB model for SET and the BSIM4.6.1 model for MOSFET. Цитованість авторів публікації: Бібліографічний опис для цитування: Biswabandhu Jana A Comparative Performance Study of Hybrid SET-CMOS Based Logic Circuits for the Estimation of Robustness / Biswabandhu Jana, Anindya Jana, Jamuna Kanta Sing, Subir Kumar Sarkar // Журнал нано- та електронної фізики. - 2013. - Т. 5, № 3(2). - С. 03057-1-03057-6. - Режим доступу: http://nbuv.gov.ua/UJRN/jnef_2013_5_3(2)__33. Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця" |
|
|
Всі права захищені © Національна бібліотека України імені В. І. Вернадського |
|||||
