Запропонована методика верифікації інтегральних мікросхем на прикладі елементів пам'яті з використанням тестів, що добре корелює з побудованою математичною залежністю безвідмовності роботи від часу експлуатації таких елементів. Встановлено, що виникнення помилок в роботі пам'яті пов'язано з виникненням дефектів, сколів і погіршення стану поверхні елементів пам'яті. Визначена залежність часу надійної експлуатації інтегральних мікросхем радіотехнічних пристроїв від умов їх експлуатації, стану поверхні кремнієвого чипу та впливів зовнішнього середовища. Показана необхідність високоточного та довготривалого прогнозування часу надійної експлуатації інтегральних мікросхем, які знайшли застосування у пристроях, що експлуатуються в позаштатному режимі в екстремальних умовах (системах керування атомних електростанцій, літаків, космічних станцій тощо). Наведена перевага використання методу атомно-силової мікроскопії у прогнозуванні часу експлуатації в порівнянні з традиційними методами програмного тестування.

  Повний текст PDF - 268.072 Kb    Зміст випуску     Цитування публікації

  Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"