Реализация схемы совмещенного автомата в базисе FPGA

Баркалов, А. А.; Титаренко, Л. А.; Визор, Я. Е.; Матвиенко, А. В.


	Наукова періодика України		Комп'ютерні засоби, мережі та системи

Баркалов А. А.
Реализация схемы совмещенного автомата в базисе FPGA / А. А. Баркалов, Л. А. Титаренко, Я. Е. Визор, А. В. Матвиенко // Комп’ютерні засоби, мережі та системи. - 2016. - № 15. - С. 10-19. - Режим доступу: http://nbuv.gov.ua/UJRN/Kzms_2016_15_3

Предложен метод синтеза совмещенного микропрограммного автомата в базисе СБИС типа FPGA. Метод позволяет получить схему с минимальным числом элементов LUT и блоков EMB.

Повний текст PDF - 501.001 Kb

Зміст випуску Google Scholar

Цитування публікації

Цитованість авторів публікації:

Бібліографічний опис для цитування:

Баркалов А. А. Реализация схемы совмещенного автомата в базисе FPGA / А. А. Баркалов, Л. А. Титаренко, Я. Е. Визор, А. В. Матвиенко // Комп’ютерні засоби, мережі та системи. - 2016. - № 15. - С. 10-19. - Режим доступу: http://nbuv.gov.ua/UJRN/Kzms_2016_15_3.

Додаткова інформація про автора(ів) публікації:
(cписок формується автоматично, до списку можуть бути включені персоналії з подібними іменами або однофамільці)

Візор Ярослав Євстахович (технічні науки)

Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"

Відділ інформаційно-комунікаційних технологій

Пам`ятка користувача