Наукова періодика України Інформатика та математичні методи в моделюванні


Защелкин К. В. 
Анализ реализации метода регистрации активности блоков LUT в составе FPGA-базированных устройств / К. В. Защелкин, А. В. Дрозд // Інформатика та математичні методи в моделюванні. - 2018. - Т. 8, № 3. - С. 224-231. - Режим доступу: http://nbuv.gov.ua/UJRN/Itmm_2018_8_3_6
Рассмотрена проблема контроля целостности FPGA-базированных компонентов компьютерных систем критического применения. Отмечено, что одним из наиболее опасных видов нарушения целостности FPGA проектов является злонамеренное внедрение в проект вредоносных аппаратных закладок. Также отмечено, что вероятным сценарием является внедрение закладки в систему в моменты плановой модификации системы, т.е. тогда, когда не действует контроль целостности, основанный на применении контрольных хэш-сум. Исходя из этого, перед запуском контроля целостности необходима уверенность в том, что закладка не была внедрена в систему во время очередной плановой модификации. Рассмотрен метод, предназначенный для выявления возможных областей локализации вредоносных закладок в пространстве FPGA-базированных компонентов компьютерных систем критического применения. Метод выполняет предварительную обработку проекта с целью выявления подмножества элементарных вычислительных блоков FPGA-базированной системы - блоков LUT (Look Up Table), в которых возможно локализованы схемы закладок. Указанный метод основан на анализе активности блоков LUT. Метод позволяет получить статистику активности блоков LUT, что дает возможность анализировать изменение динамики участия этих блоков в вычислительном процессе в нормальном и аварийном режимах работы системы критического применения на характерных наборах входных слов. Метод предполагает добавление в проект дополнительной схемы регистрации активности блоков LUT. Выполнен анализ возможных способов построения указанной схемы. Предложены два базовых варианта схемы анализа активности блоков LUT. Эти варианты отличаются способом фиксации активности и сохранения зафиксированной информации во внутренней памяти схемы. Проанализированы достоинства, недостатки и ограничения вариантов реализации схемы. Выполнено сравнение предложенных схем и оценка целесообразности их использования.
  Повний текст PDF - 402.67 Kb    Зміст випуску     Цитування публікації

Цитованість авторів публікації:
  • Защелкин К.
  • Дрозд А.

  • Бібліографічний опис для цитування:

    Защелкин К. В. Анализ реализации метода регистрации активности блоков LUT в составе FPGA-базированных устройств / К. В. Защелкин, А. В. Дрозд // Інформатика та математичні методи в моделюванні. - 2018. - Т. 8, № 3. - С. 224-231. - Режим доступу: http://nbuv.gov.ua/UJRN/Itmm_2018_8_3_6.

    Додаткова інформація про автора(ів) публікації:
    (cписок формується автоматично, до списку можуть бути включені персоналії з подібними іменами або однофамільці)
  • Защолкін Костянтин Вячеславович (технічні науки)
  •   Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"
     
    Відділ інформаційно-комунікаційних технологій
    Пам`ятка користувача

    Всі права захищені © Національна бібліотека України імені В. І. Вернадського