Рассмотрены методы построения вычислительных устройств (ВУ) на базе FPGA с использованием параллельных и квазипараллельных операционных блоков. Исследованы характеристики их ресурсоемкости, максимального быстродействия и энергопотребления. Показано, что при однократном вычислении изученных дробно-рациональных функций квазипараллельные ВУ, реализованные на базе FPGA, при увеличении разрядности операндов превосходят параллельные ВУ по основным технико-экономическим характеристикам.

Рассмотрены вопросы повышения эффективности мультипроцессорных вычислительных систем реального времени. Предложен комплексный подход к реализации параллельных вычислительных процессов и масштабированию производительности систем с использованием концепции модульной организации аппаратных средств. Освещены возникающие при этом проблемы и предложены пути их решения. Показана эффективность совместного использования классической и потоковой моделей вычислений при реализации параллельных алгоритмов. Приведены примеры организации модульных вычислительных систем.

Запропоновано метод синхронізації циклічних процесів на командному рівні, що дозволяє зменшити складність комунікаційного середовища та обсяг пам'яті потокових обчислювальних систем за рахунок скорочення довжини команди.

Рассмотрена реализация способа динамического распределения заданий между вычислительными модулями в распределенных системах. Предложен механизм формирования заявок под управлением дескрипторов данных, позволяющий ускорить выполнение итерационных процессов.

Рассмотрен метод автоматического распределения заданий между вычислительными модулями параллельных вычислительных систем, который базируется на модели вычислений, управляемых потоком дескрипторов. Показана возможность обеспечения отказоустойчивости систем при реализации метода.

Рассмотрена реализация метода автоматического распараллеливания вычислений под управлением потока дескрипторов данных в распределенных системах. Приведена общая концепция метода с описанием деталей реализации компонентов системы. Проведено сравнение предлагаемой системы с широко используемой библиотекой MPI.

Показана возможность ускорения процессов интегрирования в цифровых интегрирующих машинах за счет сокращения числа шагов вычислений благодаря использованию избыточных систем счисления с большим основанием.

Рассмотрена возможность уменьшения необходимого ресурса ПЛИС для реализации потоковых вычислительных систем с непосредственными связями между вычислительными модулями. Показано, что применение вычислительных модулей, обрабатывающих операнды поразрядно с использованием избыточных систем счисления, позволяет совмещать выполнение зависимых по данным операции и сократить число связей между модулями. По сравнению с применением параллельных устройств уменьшается требуемое число функциональных ячеек и выводов ПЛИС при сохранении высокой скорости обработки данных. Показаны примеры погружения в ПЛИС вычислителей полиномов, исследованы их параметры.

Исследованы параллельные системы для реализации мелкозернистых алгоритмов на базе вычислительных модулей, выполняющих операции в избыточных системах счисления с фиксированной и с плавающей запятой при поразрядном вводе и выводе данных. Показано, что применение таких вычислительных модулей позволяет частично совмещать во времени выполнение зависимых по данным операции и упростить коммутационную среду систем. Выполнение операций с плавающей запятой позволяет расширить диапазон представления чисел и обеспечивает асинхронный режим передачи данных, что дает возможность ускорить вычисления.

Показана возможность реализации неавтономных вычислений с плавающей запятой в вычислительных системах с непосредственными связями между вычислительными модулями. Предложен метод вычисления полиномов с поразрядной обработкой операндов со старших разрядов в симметричных избыточных системах счисления. Использование указанного метода позволяет расширить диапазон представления чисел и сократить необходимый ресурс ПЛИС благодаря малому числу связей между модулями.

Исследованы методы межпроцессорного обмена данными в системах с общей шиной и различными способами доступа к памяти. Рассмотрена возможность синхронизации процедур обмена по шине данных и шине управления. Предложен метод ускорения обмена данными в централизованных системах, основанный на непосредственном доступе каждого процессора к части адресного пространства локальной памяти других процессоров.