Метод формирования стего-пути при решении задачи контроля целостности программного кода FPGA-базированных устройств

Защелкин, К. В.; Дрозд, А. В.; Сулима, Ю. Ю.; Иванова, Е. Н.


	Наукова періодика України		Системи та технології

Защелкин К. В.
Метод формирования стего-пути при решении задачи контроля целостности программного кода FPGA-базированных устройств / К. В. Защелкин, А. В. Дрозд, Ю. Ю. Сулима, Е. Н. Иванова // Системи та технології. - 2018. - № 1. - С. 5–17. - Режим доступу: http://nbuv.gov.ua/UJRN/vamsutn_2018_1_3

Повний текст PDF - 347.44 Kb

Зміст випуску Google Scholar

Цитування публікації

Цитованість авторів публікації:

Бібліографічний опис для цитування:

Защелкин К. В. Метод формирования стего-пути при решении задачи контроля целостности программного кода FPGA-базированных устройств / К. В. Защелкин, А. В. Дрозд, Ю. Ю. Сулима, Е. Н. Иванова // Системи та технології. - 2018. - № 1. - С. 5–17. - Режим доступу: http://nbuv.gov.ua/UJRN/vamsutn_2018_1_3.

Додаткова інформація про автора(ів) публікації:
(cписок формується автоматично, до списку можуть бути включені персоналії з подібними іменами або однофамільці)

Защолкін Костянтин Вячеславович (технічні науки)

Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"

Відділ інформаційно-комунікаційних технологій

Пам`ятка користувача