Обеспечение тестового покрытия для электронных проектов FPGA при оценивании функциональной безопасности по критериям SIL3

Cкляр, В. В.; Резуненко, А. А.; Одарущенко, О. Н.; Гудзь, А. С.; Щербаченко, С. С.; Сенаторов, А. А.; Вовк, Е. Д.


	Наукова періодика України		Системи обробки інформації

Cкляр В. В.
Обеспечение тестового покрытия для электронных проектов FPGA при оценивании функциональной безопасности по критериям SIL3 / В. В. Cкляр, А. А. Резуненко, О. Н. Одарущенко, А. С. Гудзь, С. С. Щербаченко, А. А. Сенаторов, Е. Д. Вовк // Системи обробки інформації. - 2013. - Вип. 5. - С. 62-65. - Режим доступу: http://nbuv.gov.ua/UJRN/soi_2013_5_16

Повний текст PDF - 366.009 Kb

Зміст випуску Google Scholar

Цитування публікації

Цитованість авторів публікації:

Бібліографічний опис для цитування:

Cкляр В. В. Обеспечение тестового покрытия для электронных проектов FPGA при оценивании функциональной безопасности по критериям SIL3 / В. В. Cкляр, А. А. Резуненко, О. Н. Одарущенко, А. С. Гудзь, С. С. Щербаченко, А. А. Сенаторов, Е. Д. Вовк // Системи обробки інформації. - 2013. - Вип. 5. - С. 62-65. - Режим доступу: http://nbuv.gov.ua/UJRN/soi_2013_5_16.

Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"

Відділ інформаційно-комунікаційних технологій

Пам`ятка користувача