Наукова періодика України | Радіоелектронні і комп’ютерні системи | ||
Щербаченко С. С. Метод моделирования сбоев оперативной памяти FPGA внесением дефектов на уровне регистровых связей / С. С. Щербаченко, О. Ю. Стрюк, А. А. Резуненко, А. А. Сенаторов // Радіоелектронні і комп’ютерні системи. - 2014. - № 6. - С. 173-177. - Режим доступу: http://nbuv.gov.ua/UJRN/recs_2014_6_34 Рассмотрены способы моделирования сбоев оперативной памяти FPGA. Обоснована целесообразность использования методов моделирования с внесением дефектов. Проанализированы достоинства и недостатки методов моделирования сбоев оперативной памяти FPGA с внесением дефектов в различных областях представления цифровых устройств. Предложен метод моделирования сбоев оперативной памяти FPGA, основанный на внесении дефектов на уровне регистровых связей. Приведено описание логики функционирования и алгоритма реализации предложенного метода на языке VHDL. Цитованість авторів публікації: Бібліографічний опис для цитування: Щербаченко С. С. Метод моделирования сбоев оперативной памяти FPGA внесением дефектов на уровне регистровых связей / С. С. Щербаченко, О. Ю. Стрюк, А. А. Резуненко, А. А. Сенаторов // Радіоелектронні і комп’ютерні системи. - 2014. - № 6. - С. 173-177. - Режим доступу: http://nbuv.gov.ua/UJRN/recs_2014_6_34. Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"
|
|
Всі права захищені © Національна бібліотека України імені В. І. Вернадського |