Наукова періодика України Eastern-European journal of enterprise technologies


Solomko M. 
Optimal performance of 16-bit acyclic adders of binary codes / M. Solomko, P. Tadeyev, V. Nazaruk, N. Khariv // Восточно-Европейский журнал передовых технологий. - 2019. - № 3(4). - С. 21-36. - Режим доступу: http://nbuv.gov.ua/UJRN/Vejpte_2019_3%284%29__4
Проведеними дослідженнями встановлено перспективу збільшення продуктивності обчислювальних компонентів, зокрема комбінаційних 16-bit суматорів, на підставі використання принципів обчислення цифрових сигналів ациклічної моделі. Застосування ациклічної моделі для синтезу 16-bit паралельних суматорів розраховано на: процес послідовного (для молодших розрядів схеми суматора) та паралельного (для решти розрядів) обчислення сигналів суми і перенесення. Завдяки зазначеному підходу стає можливим, у підсумку, зменшити складність апаратної частини пристрою та не збільшити глибину схеми; фіксацію (планування) глибини схеми суматора перед його синтезом. Це надає можливість використовувати логічну структуру транзитивного перенесення, що забезпечує оптимальну глибину схеми суматора та не збільшує її складність. Використання ациклічної моделі для побудови 16-bit паралельних суматорів є вигіднішим у порівнянні з аналогами за такими чинниками: меншою вартістю розробки, оскільки ациклічна модель визначає простішу структуру 16-bit суматора; застосуванням останніх розроблених логічних структур транзитивного перенесення, що надає можливість зменшити затримку сигналів суми та перенесення, площу, потужність і підвищити загальну продуктивність 16-bit суматорів бінарних кодів. Завдяки цьому забезпечується можливість отримання оптимальних значень показників складності структури та логічної глибини схеми цифрової компоненти. У порівнянні з аналогами це забезпечує збільшення показника якості 16-bit ациклічних суматорів, наприклад, за енергоспоживанням, площею чипа, залежно від обраної структури, на 15 - 27 %, а за швидкодією на 10 - 60 %. Є підстави стверджувати про можливість збільшення продуктивності обчислювальних компонентів, зокрема 16-bit суматорів бінарних кодів, шляхом використання принципів обчислення цифрових сигналів ациклічної моделі.
  Повний текст PDF - 4.808 Mb    Зміст випуску     Цитування публікації

Цитованість авторів публікації:
  • Solomko M.
  • Tadeyev P.
  • Nazaruk V.
  • Khariv N.

  • Бібліографічний опис для цитування:

    Solomko M. Optimal performance of 16-bit acyclic adders of binary codes / M. Solomko, P. Tadeyev, V. Nazaruk, N. Khariv // Восточно-Европейский журнал передовых технологий. - 2019. - № 3(4). - С. 21-36. - Режим доступу: http://nbuv.gov.ua/UJRN/Vejpte_2019_3(4)__4.

      Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"
     
    Відділ інформаційно-комунікаційних технологій
    Пам`ятка користувача

    Всі права захищені © Національна бібліотека України імені В. І. Вернадського