Наукова періодика України Eastern-European journal of enterprise technologies


Solomko M. 
Reduction and optimal performance of acyclic adders of binary codes / M. Solomko, P. Tadeyev, Ya. Zubyk, O. Hladka // Восточно-Европейский журнал передовых технологий. - 2019. - № 1(4). - С. 40-53. - Режим доступу: http://nbuv.gov.ua/UJRN/Vejpte_2019_1%284%29__6
Проведеними дослідженнями встановлено перспективу збільшення продуктивності обчислювальних компонентів, зокрема комбінаційних суматорів, на підставі використання принципів обчислення цифрових сигналів ациклічної моделі (АЦМ). Застосування АЦМ розраховано на: - процес послідовного (для молодших розрядів схеми суматора) та паралельного (для решти розрядів) обчислення сигналів суми та перенесення. Завдяки зазначеному підходу стає можливим, у підсумку, зменшити складність апаратної частини пристрою та не збільшити глибину схеми; встановлення оптимального числа обчислювальних кроків. Експериментально доведено припущення про те, що число обчислювальних кроків орієнтованого ациклічного графа (АЦГ) із двома логічними операціями AND і XOR визначає оптимальне число перенесень у схемі n-bit паралельного суматора бінарних кодів. Зокрема, це підтверджується наявністю 8-bit паралельного ациклічного суматора з глибиною схеми 8 типових 2-входових логічних елементів. Зв'язок між числом обчислювальних кроків АЦГ і числом перенесень одиниці до старшого розряду спричиняє процес співставлення структури суматора з відповідним АЦГ. Метою зазначеного співставлення є встановлення мінімально достатнього числа перенесень для операції додавання бінарних кодів у схемі паралельного суматора з паралельним способом перенесення. Використання АЦМ є вигіднішим у порівнянні з аналогами за такими чинниками: - меншою вартістю розробки, оскільки АЦМ визначає простішу структуру суматора; наявністю критерію оптимізації - число обчислювальних кроків АЦГ вказує на мінімально достатнє число перенесень одиниці до старшого розряду.Завдяки цьому забезпечується можливість отримання оптимальних значень показників складності структури та глибини схеми суматора. У порівнянні з аналогами відомих структур 8-bit префіксних суматорів це забезпечує збільшення показника якості 8-bit ациклічних суматорів, наприклад, за енергоспоживанням, площею чипа, залежно від обраної структури, на 14 - 31 %. Є підстави стверджувати про можливість збільшення продуктивності обчислювальних компонентів, зокрема суматорів бінарних кодів, шляхом використання принципів обчислення цифрових сигналів АЦМ.
  Повний текст PDF - 995.605 Kb    Зміст випуску     Цитування публікації

Цитованість авторів публікації:
  • Solomko M.
  • Tadeyev P.
  • Zubyk Y.
  • Hladka O.

  • Бібліографічний опис для цитування:

    Solomko M. Reduction and optimal performance of acyclic adders of binary codes / M. Solomko, P. Tadeyev, Ya. Zubyk, O. Hladka // Восточно-Европейский журнал передовых технологий. - 2019. - № 1(4). - С. 40-53. - Режим доступу: http://nbuv.gov.ua/UJRN/Vejpte_2019_1(4)__6.

      Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"
     
    Відділ інформаційно-комунікаційних технологій
    Пам`ятка користувача

    Всі права захищені © Національна бібліотека України імені В. І. Вернадського