У традиційному вигляді, програмно-визначена радіосистема (Software Defined Radio, SDR) являє собою обчислювальне ядро, обладнане приймально-передавальними блоками. З метою прискорення обчислювальних операцій у системах SDR запропоновано як математичну основу застосовувати систему залишкових класів. Результати попередніх досліджень, що проводились різними групами вчених з метою пошуків шляхів підвищення продуктивності обчислювальних засобів, методів організації ефективної системи виявлення та виправлення помилок, а також побудови надійних обчислювальних комплексів, надають змогу стверджувати, що в межах позиційних систем числення не можна очікувати принципових зрушень в даних напрямках без суттєвого збільшення робочих частот і ускладнення апаратної частини. Перевагою запропонованого методу є те, що програмна радіосистема може складатися з декількох ПЛІС і обслуговувати декілька незалежних радіоканалів, а перепрограмування властивостей надає змогу змінювати число і складові процесу обробки повідомлень залежно від поточних умов роботи. Проаналізовано паралельність арифметичні операції у системі залишкових класів. Ці операції називаються модульними, оскільки для обробки числових значень використовують невеликі залишки ділення на певний набір модулів, а для додавання і множення потрібно лише один тактовий цикл роботи обчислювальної системи. Для перетворення чисел із двійкової системи у RNS використовується алгоритм, заснований на застосуванні китайської теореми про залишки. Проте такі операції, як поділ, порівняння двох чисел і виявлення знака, є складними і ресурсозатратними в RNS. Для цих проблемних операцій було запропоновано кілька рішень. Вони полягають у відсутності процесу перетворенні залишку в бінарну систему (зворотне перетворення) шляхом застосування цифро-аналогових перетворювачів у RNS. З іншого боку, вибір правильного набору модулів є ще одним важливим питанням для побудови ефективного RNS з достатнім динамічним діапазоном. Зазначено, що система класів залишків надає змогу значно поліпшити параметри обчислювача у SDR, а особливо у функціональному блокові Direct Digital Synthesizers (DDS) у порівнянні з обчислювачем, побудованим на тій же фізичній і технологічній основі, але у позиційній обчислювальній системі, а також одержання нових більш прогресивних конструктивних і структурних рішень. Експериментальні результати показують, що представлені методи надають значні переваги для цифрових фільтрів у SDR, які характеризуються високим динамічним діапазоном і мають велику кількістю ланок, особливо коли повні перемножувачі не доступні у цільовій архітектурі FPGA, або коли ці перемножувачі мають використовуватися для різних цілей. Висновки: запропонована система вносить явні переваги перед існуючими системами і показує переваги продуктивності обчислювальних операцій і може бути використана для побудови сучасних систем зв'язку. Запропонована архітектура зменшує розміри конвеєру суматорів і перемножувачів, що є дуже важливим фактором під час розробки високошвидкісних SDR.

  Повний текст PDF - 529.42 Kb    Зміст випуску     Цитування публікації

  Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"