Контролепригодная схема двоичного сумматора с повышенным быстродействием

Тимошкин, А. И.

Рассмотрена пригодная для контроля функционально-логическая схема двоичного сумматора, созданная на базе четырехразрядной секции, с одновременным переносом внутри секций и последовательным переносом между секциями, разработанная в рамках концепции "константной" контролепригодности цифровых схем. Предложена схема, обладающая проверяющим тестом длины, относительно всех ее одиночных константных неисправностей.Рассмотрена контролепригодная функционально-логическая схема двоичного сумматора на основе 16-разрядной группы 4-разрядных секций с одновременным переносом внутри каждой секции и группы секций и последовательным переносом между группами, разработанная в рамках концепции "константной" контролепригодности цифровых схем. Предложена схема, которая обладает проверяющим тестом длины 11 относительно всех ее одиночных константных неисправностей.Easily testable functional-logical circuit of the binary adder on the basis of sixteen-bit group of four-bit sections with simultaneous carry inside each section and group of sections and ripple carry between groups elaborated in frameworks of C-testability conception of digital circuits is considered. The design of the proposed easily testable functional-logical circuit is based on simple representation of sum and carry functions in the form of Zhegalkin's polynoms and on the introduction of additional control inputs. The proposed circuit possesses fault detection test by length of eleven with respect to single stuck-at faults.


	Наукова періодика України		Технологія та конструювання в електронній апаратурі