Исследование аппаратурных затрат при реализации блока постоянной памяти управляющего автомата в базисе элементов распределенной памяти ПЛИС FPGA Xilinx

Вороной, С. М.; Патрушев, В. А.; Ярош, И. В.

Проведено исследование затрат аппаратуры на реализацию абстрактного блока постоянной памяти управляющего автомата в базисе распределенной логики микросхем типа FPGA фирмы Xilinx. В качестве объекта исследования выступает VHDL-модель блока постоянной памяти, логическая организация которого соответствует организации ряда логических блоков, входящих в структуры современных цифровых устройств управления. Численные значения аппаратурных затрат получены с использованием САПР Xilinx ISE при имплементации VHDL-модели на известных сериях ПЛИС типа FPGA фирмы Xilinx.

Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"


	Наукова періодика України		Наукові праці Донецького національного технічного університету