Розглянуто методи виділення локальних ознак у зображеннях, які використовуються при розпізнаванні образів. Детектор Харріса, який використовується в найбільш ефективних дескрипторах характерних точок, є складним і гірше працює в умовах високої яскравості. Запропоновано модифікацію алгоритму стиснення зображень із розширеним динамічним діапазоном (РДД) за методом Retinex, базованим на наборі детекторів ознак, що виконують перетворення Харріса-Лапласа, який є значно простішим за детектор Харріса. Розроблено прототип РДД-відеокамери, яка забезпечує чітке зображення. Його структура спрощує конструювання системи штучного інтелекту, реалізованою в програмованій логічній інтегральній схемі.

Проаналізовано методи виділення локальної ознаки. Аналіз показує, що найбільш ефективні детектори засновані на визначенні градієнта яскравості. Зазвичай використовують детектор кутів Харріса, який є складним у розрахунках. Мінімізація складності алгоритму суперечить як ефективності детектора, так і високому динамічному діапазону аналізованого зображення. Як наслідок, високошвидкісні методи не могли розпізнати характерні точки в умовах сильної яскравості. Запропоновано модифікацію алгоритму стиснення зображень із широким динамічним діапазоном (HDR) на основі методу Retinex. Він містить адаптивний фільтр, який зберігає краї зображення. Фільтр базується на наборі детекторів ознак, які виконують перетворення Харріса-Лапласа, яке є набагато простішим, ніж детектор кутів Харріса. Розроблено прототип відеокамери HDR, яка забезпечує чітке зображення. Його структура спрощує конструкцію двигуна штучного інтелекту, який реалізується в FPGA середнього або великого розміру.

Підвищення вимог до передачі та зберігання даних зараз є одним із актуальних питань. Існує кілька способів високошвидкісної передачі даних, але вони задовольняють обмежені вимоги до їх вузькоспрямованої конкретної мети. Підхід до стиснення даних дає вирішення проблем високошвидкісної передачі та зберігання невеликих обсягів даних. Ця стаття присвячена стисненню GIF-зображень за допомогою модифікованого алгоритму LZW з деревоподібним словником. Це призвело до зменшення часу пошуку та збільшення швидкості стиснення даних, і, в свою чергу, дозволяє розробити метод побудови апаратного прискорювача стиснення під час майбутніх досліджень.

Запропоновано нову архітектуру мікроконтролера SM16, яка призначена для логічно інтенсивних програм у програмованій вентильній матриці (FPGA). Мікроконтролер має стекову архітектуру, яка забезпечує реалізацію більшості команд за один такт. Короткі, але швидкі програми виводяться завдяки 16-бітним інструкціям, які кодують до трьох незалежних операцій, і інтенсивному використанню стилю потокового коду. Розроблено структуру, яка компілює програму, моделює її та перекладає на ПЗП. Розроблене ядро SM16 з додатковими блоками з трьох стеків, хеш-таблицею та інструкціями, які прискорюють виконання операцій синтаксичного аналізу, використовується для ефективної обробки XML-документів і може часто перелаштовуватися відповідно до набору граматики документа. Швидкість розбору дорівнює одному байту за 24 такти.

Вирішено задачу проєктування схем буферів даних. Розглянуто різні відомі методи побудови буферних схем. Серед них відмічені як перспективні методи відображення графу синхронних потоків даних (ГСПД) у буферну схему та методи побудови систолічних процесорів шляхом відображення графу потоку даних представленого у багатовимірному просторі. Запропоновано новий метод синтезу буферних схем на основі відображення ГСПД представленого у багатовимірному просторі, тобто, просторового ГСПД. На першому кроці методу будується ГСПД у трьохвимірному просторі з координатами номеру процесорного елементу (ПЕ), типу операції і номеру такту виконання операції. На другому етапі ГСПД урівноважується шляхом додавання вершин затримки у дуги, після чого він оптимізується перестановкою вершин у просторі з додержанням відповідних евристик. На третьому етапі ГСПД описується мовою VHDL. При цьому вершини затримки відображаються у ПЕ типу регістр. В результаті, одержується опис пристрою з буфером на основі ОЗП або конвеєра з регістрів в залежності від прийнятої евристики оптимізації. Окремо розглянута евристика, результатом застосування якої є використання таких апаратних примітивів у ПЛІС, як SRL16. Застосування методу показано на прикладі проєктування буферної схеми для процесора дискретного косинусного перетворення, результатом якого виявились проєкти буферів на базі примітивів SRL16 з екстремально малими апаратними витратами. Запропонований метод вбудовано в експериментальний фреймворк SDFCAD, призначений для синтезу конвеєрних операційних пристроїв для ПЛІС.