Запропоновано методику проектування багатоканального процесора перетворень симетричного блокового шифрування. Розглянуто структуру багатоканального процесора, до складу якої входять структурно та функціонально спеціалізовані на обслуговування заданих вхідних каналів даних обчислювальні елементи. Формалізація опису кожного етапу проектування створює передумови для побудови засобів автоматизованого проектування багатоканальних процесорів перетворень симетричного блокового шифрування.

Описано сучасні алгоритми симетричного блокового шифрування, їх структуру, проаналізовано організацію обчислень. Наведено вимоги до процесорів симетричного блокового шифрування, висвітлено їх архітектуру, головні підходи до побудови та принципи проектування. Розглянуто питання синтезу процесорів симетричного блокового шифрування на базі програмованих логічних інтегрованих схем з використанням мов опису апаратних засобів комп'ютера.

Описаны современные алгоритмы симметричного блокового шифрования, их структура, проанализирована организация вычислений. Приведены требования к процессорам симметричного блокового шифрования, освещены их архитектура, главные подходы к построению и принципы проектирования. Рассмотрены вопросы синтеза процессоров симметричного блокового шифрования на базе программированных логических интегрированных схем с использованием языков описания аппаратных средств компьютера.

Досліджено базові підходи та особливості структурної організації сучасних алгоритмів симетричного блокового шифрування (АСБШ). Розроблено та досліджено структурну організацію узагальненого АСБШ, а також складових процедур АСБШ, їх класифікацію, аналітичні вирази та графічну інтерпретацію. Наведено та проаналізовано основні підходи до виконання складових процедур АСБШ.

Розвинуто методику оцінки рівня безпеки виконуваних засобами захисту інформації базових операцій алгоритмів криптографічних перетворень над даними у маскованому представленні.

Наведено класифікацію алгоритмів симетричного блокового шифрування (СБШ) за структурними особливостями обробки ключів, виділено методи просторово-часової організації обчислень. Розглянуто принципи побудови багатоканальних апаратно-орієнтованих процесорів СБШ. На підставі узагальненого представлення алгоритмів та апаратного відображення їх потокових графів розроблено архітектури багатоканальних процесорів. Описано структури багатофункціональних багатоканальних операційних пристроїв обробки даних та ключів, блоків організації режимів шифрування, алгоритми їх роботи, принципи синхронізації через спільну пам'ять. Наведено методику оцінки характеристик параметрів та одержано аналітичні вирази для оцінки технічних характеристик процесорів СБШ. Визначено галузі їх використання. Створено VHDL моделі та синтезовано HBIC на ПЛП 16-ти канального апаратно-орієнтованого процесора СБШ згідно з алгоритмом SPECTR-H64, двох одноканальних процесорів СБШ згідно з алгоритмом DES, які у порівнянні з процесорами СБШ мають вищу продуктивність шифрування у 2-5 разів.