Досліджено проблему інсерційної семантики специфікацій апаратного забезпечення, зокрема мови VHDL. Побудова семантики потрібна для представлення первинного коду мови VHDL у вигляді інсерційної моделі за допомогою алгебри поведінок. Це представлення надає змогу широко застосовувати формальні методи інсерційного моделювання для верифікації електронних проектів критичних систем. Розглянуто основні конструкції мови VHDL, зокрема процес, архітектуру, паралельні оператори, та їхню інсерційну семантику. У вигляді поведінкових рівнянь побудовано потік керування VHDL-програми. Послідовні оператори представлено як дії алгебри поведінок. Розглянуто проблему перегонів сигналів і методів її виявлення через визначення властивості переставності (permutability).

Досліджено сучасні електронно-обчислювальні пристрої. Наведено загальні принципи побудови арифметико-логічних пристроїв, операційних пристроїв, пристроїв керування, програмованих логічних матриць та інтегральних схем. Розглянуто їх особливості та функціональні можливості.

Дослідження спрямовано на розробку моделей та методів автоматизованого проектування апаратних біт-потокових online-обчислювачів елементарних математичних функцій на платформі ПЛІС з використанням мов опису апаратури. Апаратні біт-потокові online-обчислювачі елементарних математичних функцій знаходять широке застосування в системах управління реального часу і мають ряд переваг, а саме, істотне спрощення їх технічної реалізації завдяки даним, представленим бітовими потоками, здійснення послідовної обробки потоків в темпі надходження одиничних біт і високою завадостійкістю. Удосконалено математичні моделі біт-потокових online-обчислювачів лінійних, степеневих, дробово-раціональних функцій та функцій добування кореня методом формування приростів висхідних ступінчастих функцій з мінімізацією похибки обчислень. Удосконалено математичні моделі online-обчислювачів ірраціональних функцій, що представлені декомпозицією отриманих математичних моделей обчислювачів елементарних функцій. Одержали подальший розвиток методи побудови архітектурних моделей біт-потокових online-обчислювачів шляхом використання базових конвеєрних структур, що дозволило застосувати єдиний підхід до їх автоматизованого синтезу з використанням мов опису апаратури. Вперше запропоновано автоматні моделі online-обчислювачів, графові моделі яких дозволяють забезпечити чіткість та несуперечливість алгоритмів реалізації функцій. Розроблено HDL-моделі обчислювачів у формі автоматного шаблону, що моделюються і синтезуються засобами САПР цифрових пристроїв на платформі ПЛІС. Розроблено апаратну реалізацію біт-потокового online-обчислювача степеневих функцій, що виконано на основі побудови автоматної моделі мовою опису апаратури VHDL. Працездатність апаратної моделі підтверджено перевіркою результатів за допомогою верифікації поведінкової моделі, автоматизованим синтезом та імплементацією в ПЛІС Xilinx. Удосконалена модель online-обчислювача дозволила мінімізувати апаратні витрати, що підтверджено оцінками по Квайну синтезованих моделей.

Дисертаційна робота спрямована на зменшення економічних, технологічних і соціальних втрат, пов'язаних з мінімізацією відмов у критичних системах шляхом підвищення компетенцій співробітників і послідовного виключення людини з процесів прийняття рішень на основі її заміни детермінованими механізмами комп'ютингу, що використовує цифрове інтелектуальне управління на основі метричного моніторингу кіберсоціальних процесів і явищ. Одержано результати, які характеризуються науковою новизною: структурна модель комп'ютингу, що характеризується інтерактивною онлайн взаємодією між людиною, критичною системою і механізмами точного цифрового моніторингу-управління, що дає можливість виключати відмови, які призводять до техногенних катастроф і соціальних колізій; теоретико-множинний метод пошуку даних, який характеризується оr-метрикою визначення подібності-відмінності текстових фрагментів-об'єктів, що дає можливість знаходити подібність об'єктів, стратегію трансформування одного об'єкта в інший, а також ідентифікувати рівень цифрової спільності інтересів, конфліктності, плагіаризму, колізій; метричний метод відбору співробітників за заданими еталонними компетенціями, який відрізняється від аналогів урахуванням передісторії, психофізіології, досягнень, знань, умінь, навичок, що дає можливість зменшити некоректні призначення на функціональні позиції; метод метричного інтегрального оцінювання персоналу проєкту (компанії), що відрізняється від аналогів застосуванням пошуку квазіоптимального покриття посадових функціональностей і дає можливість істотно зменшити часові та матеріальні витрати на виконання проєкту; комп'ютинговий метод прийняття рішень, який відрізняється від аналогів вичерпним онлайн моніторингом і цифровим управлінням, що дає можливість істотно зменшити помилки оператора в процесі функціонування критичної системи; методи сегментного пошуку підмножини ефективних проєктних рішень, що враховують параметри трудомісткості і якості, які відрізняються від існуючих структурною відмінністю множин опуклих і неопуклих допустимих варіантів. Це дає можливість істотно зменшити час аналізу вихідної інформації для прийняття рішень без зниження їх якості.

Розглянуто побудови відмовостійких цифрових пристроїв і обчислювальних систем без використання модульної надлишковості. Для корекції сигналів застосовано спеціальний блок фіксації спотворених сигналів, схема вбудованого контролю за заздалегідь обраним надлишковим кодом, а також блок корекції сигналів. Блок фіксації спотворених сигналів реалізовано за методом логічного доповнення (ЛД), що дозволяє побудувати більшу кількість таких блоків з різними показниками складності технічної реалізації. Синтез відмовостійкого пристрою запропонованим методом дає змогу побудувати схему вбудованого контролю як початкового пристрою, так і блока ЛД в структурі блока фіксації спотворених сигналів. Це дозволяє серед багатьох способів реалізації відмово стійких пристроїв запропонованим методом обрати такий, що дозволить створити пристрій з найменшою структурною надлишковістю. Для створення схем вбудованого контролю можна використовувати різні надлишкові коди, у тому числі класичні та модифіковані коди з підсумовуванням. Запропоновано алгоритми синтезу блока фіксації спотворених сигналів і блок ЛД. Наведено результати експериментальних досліджень контрольних комбінаційних пристроїв з відомих наборів LG'91 і MCNC Benchmarks. Показано можливості даного методу при побудові відмовостійких цифрових пристроїв та обчислювальних систем.

Описано спосіб побудови сімейства кодів з підсумовуванням, оснований на зважуванні переходів між групами розрядів у інформаційному векторі. При цьому використано вагові коефіцієнти, що є степенями числа 2. Це дозволяє отримати код з контрольними розрядами, які описуються лінійними функціями. Застосування запропонованих зважених кодів з підсумовуванням дає змогу синтезувати схеми вбудованого контролю (СВК) на основі стандартних елементів і стандартних методів оптимізації структур логічних пристроїв. Наведено стандартну структуру СВК, основану на використанні кодів з підсумовуванням зважених переходів між групою розрядів інформаційного вектора. Перевага стандартної структури полягає в можливості синтезу СВК із зменшеною складністю технічної реалізації за допомогою використання кодів з меншим числом контрольних розрядів, ніж при використанні дублювання. Недоліком структури є необхідність враховувати обмеження на кратності помилок, які виникають на виходах об'єктів діагностування, що посилюються при зменшенні числа контрольних розрядів. Незважаючи на це в багатьох випадках застосування стандартної структури на основі кодів з підсумовуванням зважених переходів між групами розрядів у інформаційному векторі дозволяє синтезувати самоперевіряємі цифрові пристрої. Використання стандартної структури для організації СВК дає також змогу реалізувати відмовостійкі цифрові пристрої по стандартним структурам.

Англійською мовою, відповідно до навчального плану, вміщено теми, які в певній мірі дозволяють студентам оволодіти методами аналізу й синтезу комп’ютерних систем за допомогою найбільш поширених CASE-засобів. Викладено ґрунтовний теоретичний матеріал, що супроводжено достатньо великою кількістю графічних зображень, схем та прикладів розв’язання конкретних задач з використанням CASE-засобів для проектування комп’ютерних систем, дослідження та проектування цифрових систем на лабораторному стенді DE0 та у САПР Quartus II. Надано велику кількість прикладів та задач із використанням програмно-технічних засобів. Зазначено, що необхідність такого видання вкрай гостра, у зв’язку з відсутністю англомовного контенту та інших підручників із такої дисципліни для студентів-іноземців, та студентів англомовних груп.

Викладаються принципи побудови електричних принципових схем апаратних засобів керування параметрами технологічних процесів на основі використання інтегральних мікросхем малого та середнього ступенів інтеграції. Запропоновано методи мінімізації структурних формул та синтезу цифрових пристроїв перетво¬рення сигналів. Дослідження схем комп’ютерного моделювання процесів перет¬ворення інформації апаратними засобами проведено на основі можливостей про¬грамного середовища Маи.аЬ із розширенням 8іши1іпк. ISBN 978-966-379-937-7

Рассмотрены современные тенденции в области автоматизированной разработки аппаратного обеспечения, в частности разработки цифровых систем с использованием программируемых логических интегральных схем на примере вентильних матриц, программируемых пользователем. Предложен модельный метод разработки, в котором использована алгебраическая модель спецификаций дизайна, требований и бинарного кода для применения формальных методов верификации, модельного тестирования и методов алгебраической сопоставления. В качестве спецификаций алгебраической модели аппаратного обеспечения служит алгебра поведений, определенная на множестве действий и поведений.

Розглянуто існуючі підходи до обчислення логарифму. Запропоновано параметризовану апаратну реалізацію потокового обчислювача логарифму за основою 2 для даних у форматі з фіксованою комою, що надає можливість визначати точність обчислень, а також розрядності цілої та дробової частин даних на вході та виході обчислювача. Створено високорівневу параметризовану модель запропонованого обчислювача в MATLAB Simulink, із застосуванням якої виконано оцінку точності розрахунків. Із високорівневої моделі MATLAB Simulink синтезовано вихідний код реалізації запропонованого обчислювача на мові Verilog, а також тестовий стенд (тестбенч) для верифікації на рівні регістрових передач. В симуляторі ModelSim проведено верифікацію запропонованого обчислювача на рівні регістрових передач. Зі створеного вихідного коду на мові Verilog синтезовано апаратну реалізацію запропонованого обчислювача в базисі програмованої логіки з використанням Intel FPGA Quartus Prime. Виконано порівняння запропонованого обчислювача з існуючими аналогами за помилкою розрахунку результату та апаратурними витратами.

Увагу приділено зменшенню часу верифікації цифрових систем на кристалах шляхом використання memory-driven архітектур і кубітних структур даних для компактного опису логічних Х-функцій та істотного підвищення продуктивності методів тестування і дедуктивного моделювання несправностей за рахунок паралельного комп'ютингу алгоритмів. Вперше запропоновано структурну модель метричних властивостей Х-функцій, яка орієнтована на виконання паралельних операцій на кубітних структурах даних з метою отримання лінійного часу генерації тестів і моделювання цифрових систем. Запропоновано аналітичну модель синтезу кубітних покриттів Х-функцій від кінцевого числа змінних, яка характеризується можливістю створення логічних схем, що не потребують експоненційних витрат на генерування і аналіз тестів перевірки несправностей. Обгрунтовано паралельний метод синтезу тестів для несправностей Х-функцій від кінцевого числа змінних, який характеризується взяттям булевих похідних по кубітних покриттях, що надає можливість отримувати перевіряючі тести мінімальної довжини. Вперше запропоновано паралельний метод синтезу дедуктивних кубітних покриттів для моделювання Х-функцій, який характеризується отриманням одиничної матриці похідних, що надає можливість створювати секвенсор моделювання дефектів, інваріантний до вхідних тестових наборів. Удосконалено memory-driven архітектури й алгоритми для реалізації методів тестування та верифікації цифрових систем на кристалах, які відрізняються паралельним виконанням логічних операцій над кубітними структурами даних. Удосконалено квантові методи генерації тестів і дедуктивного моделювання несправностей логічних функцій, які відрізняються від аналогів синтезом матриць булевих похідних за їхнім кубітним покриттям. Зазначено, що практичне значення одержаних результатів полягає у розробці моделей, структур даних, методів синтезу й аналізу логічних схем, включаючи Х-функції, які надають можливість суттєво зменшити час синтезу тестів і моделювання несправностей, завдяки кубітному опису цифрових схем, що дозволяє паралельно виконувати обчислювальні процедури, характерні квантовому комп'ютингу. Зазначено, що окремі сервіси синтезу й аналізу кубітних моделей цифрових пристроїв і компонентів реалізовані у вигляді програмних додатків і пройшли вичерпну апробацію у навчальному процесі. Середовище проєктування: SWIFT, С ++, Verilog, Java і платформи: Microsoft Windows, X Window і Macintosh OS X.

Симетричні булові функції (БФ) завдяки своїм специфічним властивостям мають широке застосування у проектуванні цифрових пристроїв, телекомунікаціях, криптографії тощо. Оскільки БФ можуть мати різні типи симетрії з властивими їм особливостями, важливо вміти їх розпізнавати якомога простішими засобами. Проте проблема ускладнюється тим, що, з одного боку, функції можуть бути як одного типу, так і змішаного, а також як повністю симетричними, так і частково симетричними, а з другого боку, сама функція може бути не повністю визначеною, тобто задана частково, або задана ДНФ. Сучасні методи розпізнавання типів симетрії базуються переважно на аналітичному підході (розкладі Шеннона), візуальному методі, аналітичному обчисленні логікових похідних і т.ін., є надто складними щодо реалізації та мало ефективними для функцій великих розмірів та особливо, коли вони задані частково. Мета роботи - розробити простий для реалізації метод розпізнавання різних типів повних і частинних симетрій як у повних, так і частково заданих БФ. Запропоновано новий метод розпізнавання різних типів повних і частинних симетрій, таких як полісиметрія, проста симетрія та антисиметрія, як у повністю, так і частинно заданих функціях на основі числового теоретико-множинного логікового диференціювання (ЧТМЛД). Алгоритм методу базується на теоремі про розпізнавання різних типів частинних симетрій, який, у порівнянні з відомими, має відносно меншу обчислювальну складність за рахунок порівняно меншої кількості операцій і процедур, потрібних для виконання поставленої задачі. Справедливість доведеної теореми засвідчують приклади розпізнавання різних типів повних і частинних симетрій як у повністю заданих функціях (Ч. 1), так і частково заданих функціях (Ч. 2), у тому числі заданих у ДНФ, які з метою порівняння ефективності запропонованого алгоритму запозичено з публікацій відомих авторів. Запропонований новий метод розпізнавання різних типів повних і частинних симетрій (полісиметрії, прості симетрії та антисиметрії) як у повністю, так і частково заданих БФ на основі ЧТМЛД відрізняється від відомих відносно простішою практичною реалізацією.

Структурне резервування є одним з основних способів створення високонадійних пристроїв та систем для критично важливих додатків. Об'єктом дослідження була гібридна надмірність в відмовостійких системах, наприклад, в аерокосмічному обладнанні, яке знаходиться під впливом радіації. Мета роботи - розрахунок складності і ймовірності безвідмовної роботи цифрових схем з гібридним резервуванням, що поєднують троїрування (мажоритування), глибоке мажоритування і розчетверування. Порівняння показує, що троїрування не завжди краще, ніж схема без надмірності в кінці чималого інтервалу часу. Хороші результати досягаються шляхом троїрування з трьома мажоритуваннями і глибоке мажоритування, але останнє значно збільшує часову затримку сигналу. Найбільший виграш в надійності досягається за рахунок розчетверування на рівні транзисторів, але це не завжди можливо через обмеження Міда-Конвей, крім того, затримка як мінімум подвоюється. Описано запропонований метод комбінованого резервування з урахуванням необхідних апаратних витрат і часу затримки. Визначення складності в одиницях умовного числа транзисторів і максимального шляху проходження сигналу від входу до виходу за кількістю транзисторів, а також використання розподілу Вейбулла для оцінки ймовірності безвідмовної роботи. Моделювання передбачуваної гібридної надмірності в системі NI Multisim від National Instruments Electronics Workbench Group. Оцінка ймовірності безвідмовної роботи в системі комп'ютерної математики MathCad. Отримані вирази для оцінки складності, з невеликою затримкою і ймовірністю безвідмовної роботи резервованих цифрових схем; графіки будуються в Mathcad. Моделювання підтверджує ефективність запропонованих варіантів резервування. Висновки: проведені дослідження дозволили встановити ефективність гібридного резервування для підвищення надійності і радіаційної стійкості цифрових схем.

Наведено грунтовний теоретичний матеріал, що супроводжується значною кількістю графічних зображень, схем та прикладів розв'язання конкретних задач з використанням CASE-засобів для проектування комп'ютерних систем, дослідження та проектування цифрових систем на лабораторному стенді DE0 та у САПР QUARTOS II. Подано інформацію про програмовану логіку, особливості проектування за допомогою булевих рівнянь. Увагу приділено розробці та дослідженню комбінаційних схем цифрових автоматів у QUARTUS II, методології проектування комбінаційних схем цифрових автоматів із програмованою логікою, системам логічних схем мовою Verilog, технології проектування комп'ютерних систем.

The article presents a new algorithm of accelerated multiplication, in which the time of multiplication has been reduced through the decrease in the number of nonzero digits of the multiplier. In this case, the multiplier has been presented in the form of the extended binary code. The article proves the algorithm's efficiency in comparison to previously known methods. The developed algorithm has been implemented using the hardware description language AHDL (Altera Hardware Description Language) in the Logic Development System MAX + PLUS II.

Розроблено методи та засоби створення мультипараметризовних проектів програмованої логіки для вбудованих систем. Запропоновані методи та засоби дозволяють знизити трудовитрати на розробку проектів і систем на програмовній логіці. Технології програмованої логіки використовуються для реалізації бортових систем, систем потокової обробки і кодування даних, зокрема, цифрової обробки сигналів. Також на основі цієї елементної бази будуються інформаційно-керуючі системи атомних станцій. Запропоновано модель мультипараметризовних проектів програмованої логіки, яка враховує можливість зміни розрядності й інтерпретації вхід-вихідних даних, функцій та архітектур компонентів і проектів на їх основі, що дозволяє сформувати множину варіантів для реалізації з потрібною продуктивністю і надійністю при обмежених апаратних ресурсах кристала. Можливості параметризації, що надаються мовою VНDL, дозволяють створювати універсальні проекти, параметричне налаштування яких може забезпечити відповідність проекту вимогам продуктивності, заданого рівня точності обчислень або кількості використовуваних апаратних ресурсів ПЛІС. Вдосконалено метод розроблення мультипараметризовних проектів програмованої логіки для вбудованих систем, який відрізняється від відомих можливістю вибору архітектури і паралельної або послідовної реалізації компонентів проекту, що дозволяє підвищити продуктивність або скоротити обсяг апаратних ресурсів. Результати впроваджено у міжнародних проектах за програмами Tempus "Модернізація навчальних курсів з інформаційної безпеки та сталості для промисловості "SEREIN" та FP7 - "Інтеграція Національного аерокосмічного університету "ХАІ" в Європейський Науковий Простір "KhAI-ERA".

Проанализированы особенности обнаружения ошибок в информационных векторах модифицированными кодами с суммированием взвешенных разрядов и переходов между разрядами, занимающими соседние позиции в информационных векторах, при построении которых использована последовательность весовых коэффициентов, образующая натуральный ряд чисел. Представлены условия построения семейства взвешенных кодов с обнаружением любых однократных искажений в информационных векторах заданной длиной m. Установлены ключевые характеристики взвешенных кодов с суммированием, определяющие условия их применения при построении надежных логических устройств. Разработана классификация кодов с суммированием взвешенных разрядов и переходов с весовыми коэффициентами из натурального ряда чисел.

Увагу присвячено розробці моделей та методів автоматизованого проєктування та діагностування автоматних систем логічного управління на ПЛІС з використанням мов опису апаратури. Запропоновано розширення вхідного алфавіту кінцевого автомата шляхом введення додаткового стовпця в таблицю переходів-виходів автомата та додаткового входу в схемну реалізацію керуючого автомата. Удосконалено процедури проведення діагностичного експерименту з використанням синхронізуючих послідовностей. Удосконалено методи побудови апаратних пристроїв діагностування, що реалізують стратегію обходу всіх станів або дуг графа переходів керуючого автомата шляхом імітації алгоритму роботи операційного автомату в системі логічного управління. Модифіковано методи розрахунку тестопридатності кінцевих автоматів, керованості, спостережуваності та досяжності вершин (станів) у графах переходів керуючих автоматів. Запропоновано новий підхід при автоматизованому проєктуванні тестопридатних кінцевих автоматів за рахунок побудови моделей мовами опису апаратури (HDL-моделей) у яких додаткові переходи реалізуються шляхом додавання умовних операторів у опис функцій переходів і автоматного шаблону мовою опису апаратури VHDL. Зазначено, що розроблені HDL-описи моделюються та синтезуються інструментальними засобами систем автоматизованого проєктування цифрових пристроїв на технологічній платформі ПЛІС. Акцентовано, що розроблені процедури розрахунку тестопридатності кінцевих керуючих автоматів дозволили оптимізувати створення додаткових переходів в моделях автоматів за рахунок обчислення оцінок по Квайну синтезованих моделей автоматів. Розроблено програмний модуль з візуальним інтерфейсом для введення графа переходів керуючого автомата та автоматизованої побудови тестопридатних HDL-моделей автоматів у формі автоматного шаблону у синтезованій підмножині мови опису апаратури VHDL.

The article presents a new algorithm of accelerated multiplication, in which the time of multiplication has been reduced through the decrease in the number of nonzero digits of the multiplier. In this case, the multiplier has been presented in the form of the extended binary code. The article proves the algorithm's efficiency in comparison to previously known methods. The developed algorithm has been implemented using the hardware description language AHDL (Altera Hardware Description Language) in the Logic Development System MAX + PLUS II.

В настоящее время существует огромное количество различных приложений, связанных с беспроводной связью, что выдвигает специфические требования к микросхемам обработки смешанных сигналов. Когда эти независимые схемы применяются в конструкции аналогово-цифрового преобразователя (АЦП) и ЦАП, значительно возрастает сложность тестирования. Для уменьшения этой сложности традиционно используется BIST-технология, которая предотвращает функциональную зависимость от дорогого тестового оборудования АТЕ. Кроме того, в системе встроенного самотестирования BIST (Built-In-self-Test) анализатор выходного отклика ORA (Output Response Analyzer) является наиболее важным элементом архитектуры сигма-дельта АЦП в непрерывном времени CT (continuous time). Существует множество алгоритмов ORA для точного определения параметров конструкции, таких как интегральная нелинейность INL (integral non-linearity), дифференциальная нелинейность DNL (differential non-linearity) и отношение сигнал - шум SNR (signal-to-noise ratio). Использован современный метод CORDIC, который используется в качестве ORA. Для точного имитационного моделирования этого метода использованы программные компоненты Matlab simulink и CADENCE VIRTUOSO EDA. Показано, что метод цифрового вычислителя поворота системы координат CORDIC (Coordinate Rotation Digital Computer) использован для уменьшения сложности конструкции независимых схем. Конструкция АЦП также может быть значительно улучшена с помощью BIST. Рассмотрено на системном уровне моделирование тестового генератора управляющего воздействия TSG (test stimuli generator) и его моделирование для точного определения сигналов сигма-дельта АЦП высокого разрешения. Успешная реализация протестирована в среде Matlab simulink. Автоматическая проверка аппаратуры внешнего тестирования необходима для испытания интегрированных структур. Реализованный TSG помогает вычислить статистику и параметры передачи, требуемые для получения характеристик СТ сигма-дельта АЦП.