Розроблено оптимізуючий перенацілюваний компілятор для мікропроцесорів цифрової обробки сигналів та мікропроцесорів з довгим командним словом. Особливу увагу приділено покращанню існуючих методик генерації коду та інтелектуалізації процесу компіляції за допомогою інтеграції у компілятор знань про парадигму оптимізації та генерації коду для цільової процесорної архітектури. Досліджено формалізації подання програми у вигляді ієрархічної графової моделі, оптимізуючих графових продукцій, а також формалізацію мікропроцесорної архітектури. Запропоновано методики формалізації знань про процес компіляції у вигляді продукційної експертної системи, які допомагають інтелектуалізувати процес компіляції. Висвітлено поліпшені методи генерації коду за рахунок введення специфічних для процесорів цифрової обробки оптимізацій та метод розподілу регістрів для процесорів з великим регістровим файлом за допомогою сканування вперед графа потоку даних, а також методику автоматичного розміщення змінних по просторах пам'яті гарвардської архітектури мікропроцесора до визначених користувачем прикладних завдань. Описано протитип компілятора - перенацілюваний оптимізуючий компілятор для процесорів з нерегулярним довгим командним словом та процесорів цифрової обробки сигналів.

  Скачати повний текст