Розроблено часові логіки, які дозволяють кількісно характеризувати часові властивості алгоритмів, що верифікуються. Показано, що семантика даних часових логік дозволяє використовувати моделі алгоритмів, що верифікуються, з числом станів меншим, ніж у відповідних моделях для існуючих часових логік та їх семантик. Вперше запропоновано методи трансляції програм з мови VHDL, яка застосовує конструкції з часовими затримками, у транзиційні системи. Відзначено, що роботи інших дослідників у даній області стосувалися мови VHDL без часових затримок. Показано, що використання конструкцій мови VHDL з часовими затримками дозволяє істотно скоротити строки розробки дискретних систем. Для запропонованих логік розроблено методи перевірки властивостей з явними часовими обмеженнями, одержано оцінку часової складності нового методу перевірки на моделі для логіки LCTL.

  Скачати повний текст