Розроблено нові й удосконалено відомі методи виконання арифметичних операцій і методів структурного синтезу арифметичних пристроїв цифрової обчислювальної техніки, а саме: підсумовувальних пристроїв чисел з плаваючою комою, помножувачів і помножувачів/суматорів на базі багаторозрядних багатооперандних суматорів різних структур, що підвищують швидкодію даних пристроїв. Розроблено нові алгоритмічний і таблично-алгоритмічний методи структурного синтезу підсумовувальних пристроїв чисел з плаваючою комою, що дозволяють синтезувати підсумовуючі пристрої високої швидкодії, а також зі збільшеними функціональними можливостями. У порівнянні з відомими рішеннями швидкодія у запропонованих підсумовувальних пристроях може бути збільшена до 40 %. Розвинуто метод перемноження двох цілих чисел на підставі роздільного підсумовування на кожному ранзі, окрім останнього, сум і перевнесень, одержаних під час підсумовування результатів на попередньому ранзі. Розроблено нові алгоритмічні методи структурного синтезу помножувачів і помножувачів/суматорів з використанням багаторозрядних багатооперандних суматорів різних структур. Швидкодія синтезованих на базі даних методів помножувачів цілих чисел залежно від розрядності операндів може збільшитися до 15 % у порівнянні з відомими рішеннями. Апаратні витрати під час синтезу запропонованих помножувачів/суматорів можуть бути розраховані з частковим використанням формул, які визначають швидкодію даних пристроїв. Сформовано функціональні моделі на мові Verilog структур підсумовувальних пристроїв чисел з плаваючою комою різного рівня абстракції з метою їх моделювання та визначення основних характеристик за швидкодією та апаратними витратами.

  Скачати повний текст